平成162004)年度 一般研究1実施報告書

 

課題番号

16−共研−1013

専門分類

5

研究課題名

アナログ情報処理方式とNeuron MOS による実現

フリガナ

代表者氏名

シバタ タダシ

柴田 直

ローマ字

Shibata Tadashi

所属機関

東京大学

所属部局

大学院新領域創成科学研究科

職  名

教授

所在地

TEL

FAX

E-mail

URL

 

 

 

研究目的と成果(経過)の概要

研究目的
 本研究では当グループによって進められてきた生体行動学に基づく信号処理の基礎研究に基づ
き、高速・高分解能・低電力の生体情報処理能力に着目し、多入力(多次元)で高速度(リアルタ
イム)を要する大規模行列の数値演算を実現することを目的として、アルゴリズム(データ処理方
式)とハードウエア(Neuron MOSによるLSI)の両面からの研究により、優れたデータ処理方
式とハードウエア性能を実現することを目的とする。
 具体的には、大規模行列での相関演算、スペクトル拡散変調における同期とコヒーレント復調方
式の方式研究と、これのアナログ演算LSIによる実現研究を平行して行うことにより、システム
の性能向上を実現する。
研究成果
 スペクトル拡散変調の同期方式に着目し、高度で高速の演算を低消費電力で実現するための方式
研究を行った。またこれを実現するため、ニューロン型の応答特性と多入力のアナログ演算を実行
する半導体としてNeuron MOS技術による具体化研究をおこなった。
 方式研究では、具体的には基地局同期、パス同期について特性向上と、データ演算量の大幅な低
減を実現するための諸種の方式を研究し、またシミュレーションにより最適パラメータの決定を行
った。
 LSI実現研究では、Neuron MOSを用いまず電圧モードで同期のための回路構成の研究を行い、
これを基にLSIの試作を行った。同期のための相関演算系をデザインルール0.3μm、4.9mm角
で実現できた。消費電力は通常の場合の約100分の1以下を達成した。
 論文誌採録3件、国際学会発表5件、修士学位研究論文3名を含めて、研究成果を対外発表した。

 

当該研究に関する情報源(論文発表、学会発表、プレプリント、ホームページ等)

論文発表
[1]S.Tani,C.B.Tjitrosoewarno,A.Fukasawa,T.Kashima,Y.Takizawa,"Multi-path Signal Receiver with
Parallel Matched Filter for the W-CDMA Systems,"WSEAS Transactions on Information Science and
Applications,Issue 3,Volume 1,pp.937-941,2004.
[2]Y.Arai,K.Igarashi,A.Fukasawa,Y.Takizawa,"Multi-User Detection to Enhance Capacity of
W-CDMA based on the Conjugate Gradient Method,"Journal on Circuits,Systems,and Computers,vol.13,
No.2,pp.313-323,2004.
[3]Y.Iijima,S.Inoue,T.Kashima,A.Fukasawa,Y.Takizawa,"Coherent SS Modulation with Estimation
and Compensation of Phases Rotation using Pilot Channel,"Journal on Circuits,Systems,and Computers,
vol.13,No.2,pp.361-373,2004.
[4]中山友之,"CDMA同期検出用の高速・低消費電力アナログVLSI",東京大学大学院新領域
創成科学研究科 修士論文,平成17年3月。
[5]谷重紀,"スペクトル拡散通信の同期方式とハードウエアの実現に関する研究",千葉大学大
学院自然科学 修士論文,平成17年3月。
[6]Cindy B.Tjitrosoewarno,"Study on Path Synchronization and Demodulation for Spread-spectrum
Communications,"Master degree dissertation,Graduate School of Science and Technology,Chiba
University,Mar.2005.
学会発表
[1]T.Yamasaki,T.Nakayama,and T.Shibata,"A Low-Power Switched-Current CDMA Matched Filter
with On-Chip V-I and I-V Converters,"VLSI Circuits Dig.Tech.Papers,pp.214-217,Jun.,2004.
[2]T.Nakayama,T.Yamasaki,and T.Shibata,"Quasi-Parallel Multi-Path Detection Architecture using
Floating-Gate-MOS-based CDMA Matched Filters,"Proc.2004 IEEE Int.Symp.on Cir.and Syst.,
[3]T.Nakayama,T.Yamasaki,and T.Shibata,"A Low-Power Switched-Current CDMA Matched Filter
Employing MOS-Linear Matching Cell and Output A/D Converter,"Proc.2005 IEEE Int.Symp.on Cir.
and Syst.,pp.5365-5368,May 2005.
[4]S.Tani,C.Tjitrosoewarno,A.Fukasawa,T.Kashima,Y.Takizawa,"Multi-path Signal Receiver with Parallel
Matched Filter for the W-CDMA Systems,"Proc.of WSEAS International Conference on Simulation,Modelling,
and Optimization,#489-517,Sept.15,2004.
[5]S.Tani,C.Tjitrosoewarno,A.Fukasawa,Y.Takizawa,"The W-CDMA Scheme with Parallel Matched Filter
and Its Enhancement,"Proc.of WSEAS International Conference on Telecommunications and Informatics,
#493-258,Mar.15,2005.

研究会を開催した場合は、テーマ・日時・場所・参加者数を記入してください。

研究打合せ
5月18日 方式ver1とLSI開発Ver1の打合せ 東大 10名
6月10日 方式ver2とLSI開発Ver2の打合せ 統数研 7名
研究報告会
11月4日 研究成果中間報告会 統数研 12名
3月23日 研究成果年度報告会 統数研 11名

 

研究参加者一覧

氏名

所属機関

佐藤 拓朗

新潟工科大学

滝澤 由美

統計数理研究所

谷 繁則

千葉大学

中山 友之

東京大学

深澤 淳司

千葉大学

山崎 俊彦

東京大学